FPGA原型建構曠日費時 Cadence提出新解法 - 熱門新聞 - 新電子科技雜誌 Micro-electronics

由於市場對晶片功能的整合度要求持續提升，加上半導體製程進步，單一晶片上具有數千萬，甚至上億個閘極的SoC，現在已經比比皆是。但對IC設計者而言，不斷膨脹的晶片規模，已經使開發團隊必須用更長的時間來完成用FPGA建構晶片原型的作業。由於市場對晶片功能的整合度要求持續提升，加上半導體製程進步，單一晶片上具有數千萬，甚至上億個閘極的SoC，現在已經比比皆是。但對IC設計者而言，不斷膨脹的晶片規模，已經使開發團隊必須用更長的時間來完成用FPGA建構晶片原型的作業。由於市場對晶片功能的整合度要求持續提升，加上半導體製程進步，單一晶片上具有數千萬，甚至上億個閘極的SoC，現在已經比比皆是。但對IC設計者而言，不斷膨脹的晶片規模，已經使開發團隊必須用更長的時間來完成用FPGA建構晶片原型的作業。